(原标题:拔地而起一座“中国芯谷” 记者:林建安)
五谷丰登,意为年成好,粮食丰收。
10月底,“中国云谷”在紫金港科技城起步,将打造杭州“人工智能+”战略的产业新地标。加上近两年来布局的“中国视谷”“中国数谷”“中国元谷”“中国飞谷”等产业地标,杭州正以“五谷丰登”之势,高水平重塑全国数字经济第一城(相关报道详见《都市快报》10月30日A12版的《杭州,五“谷”丰登》)。
钱塘潮起处,杭州计划再建一座“谷”。
前不久,钱塘区发布《“中国芯谷”建设规划方案(征求意见稿)》,计划构建万亿级智能物联产业生态圈,争创国家级高能级半导体(集成电路)产业平台。
“中国芯谷”,来了。
“中国芯谷”名片
立足钱塘区全域布局,打造“一核一街两翼多点”产业空间。
一核:以钱塘芯谷产业园区为关键核心,建设15.6平方公里的产业核心区。
一街:以下沙片区21号大街为轴,北起6号大街、南至20号大街。
两翼:下沙片区,打造芯片设计研发产业集群,构建技术创新转化承载高地;临江前进片区,主攻上游材料端,打造电子专用材料专业园区。
多点:依托浙江最大的高教园区,43个国家、省部级重点实验室,9大产业平台,携手发展半导体材料、车载芯片、集成电路应用等业务。
为什么是杭州?
半导体是中国制造的重要基础和核心支撑,也是杭州实现数实融合高质量发展的重要抓手。“中国芯谷”将以半导体产业为主导方向,培育建设半导体智能制造集聚高地。
长三角是我国集成电路产业最扎实、产业链最完整、技术最先进、人才最集中、资金最密集的区域,产业规模约占全国的1/2,集中着全国56%的芯片制造生产线。
放眼长三角,各省在集成电路产业链全部环节均有布局,但各有所长。
上海在芯片设计和制造领域全国领先,设计业销售收入全国第一;江苏在封装测试领域优势显著,封测业产业规模居全国首位;浙江在支撑业(材料业和设备业)方面表现突出,产业规模居长三角之首。
2023年,杭州的集成电路产业销售收入达932.55亿元,占全省的39.01%。集成电路设计业涵盖高端IP、微处理器、存储器、电源管理等主流产品,全省80%以上的设计企业和90%以上的设计业务,都集中在杭州。
杭州拥有260多家集成电路产业重点企业,产业规模位列全国第四,形成了国内领先的“芯片—软件—整机—系统—信息服务”产业生态体系。
在半导体产业链中,芯片制造是最关键的环节之一。杭州建有士兰微8-12英寸扩产项目、富芯半导体模拟芯片IDM项目(12英寸)、驰拓科技新型存储器等多条先进工艺生产线,这也奠定了杭州在全省晶圆制造领域的龙头地位。
为什么是钱塘?
“中国芯谷”的“关键核心”落址钱塘江畔的钱塘芯谷产业园区。
凡是核心,必来往有通途。
钱塘区位于杭州最东面,是杭州第一缕阳光升起的地方,也是杭州北接上海、东接宁波、南接绍兴及台州的重要枢纽地区,具有“通沪、达甬、联嘉绍”的区位优势,“海陆空”交通便利,是杭州在深化产业一体化上接轨上海、融入长三角的“桥头堡”。
成为核心,还要有硬实力。
钱塘区是杭州发展集成电路产业的重点区块,构建了一条“芯片设计—基础材料—集成电路制造—规模化应用”的完整产业链路,集聚耗材、工艺装备、分立器件、应用模组等上下游产业,初步形成了以晶圆制造为龙头的链式产业集群。
钱塘区是国内唯一具备5英寸-12英寸晶圆制造能力的区县。目前,浙江共有28条晶圆制造量产线,杭州有11条,其中7条在钱塘区。
钱塘区集聚集成电路产业领域(设计、制造、封装、材料、装备及零部件)规上企业32家,其中,士兰集成在6英寸及以下晶圆制造企业中产能规模居全球第二,中欣晶圆是国内规模最大、技术最成熟的半导体大硅片生产企业,大和江东新材料在半导体精密陶瓷领域进入全球前三。
钱塘区坐拥浙江最大的高教园区,每年培养集成电路核心专业毕业生1987人,占全省主要高校的43.19%。
“中国芯谷”怎么建?
跨过江东大道,杭州制造的新世界大门在眼前打开。“中国芯谷”正是那把钥匙。
“中国芯谷”剑指“千亿级标志性产业生态圈”,将打造浙江集成电路产业发展第一极、全国集成电路产业先进制造高地和世界级集成电路智能制造产业集群。
分两步走——
到2027年,打造形成“中国芯谷”雏形。“芯”产业上下游规模达1000亿元,核心产业规模超200亿元。
到2030年,打造形成集成电路与应用创新产业集群。“芯”产业上下游规模达1400亿元,核心产业规模超300亿元。
这座“山谷”结出的果子,将重点突破集成电路产业的先进制程高端生产工艺,打造具有全球竞争力的集成电路先进制造高地;将不断拓宽汽车电子、消费电器、智能家居办公、工业智造等消费场景,让生产、生活变得更智能。
集成电路作为现代信息产业的基础和核心,是引领新一轮科技革命和产业变革的关键力量,也是生成和发展新质生产力的主阵地。
点沙成晶,方寸间造天地。
钱塘江畔拔地而起的“中国芯谷”,将为杭州打造具有全球竞争力的模拟芯片高地、全国高端芯片设计高地提供强力支撑。